Desenvolvimento de IPs para FPGAs e CPLDs

Desenvolvimento de IPs, utilizando VHDL ou Verilog, para dispositivos lógicos programáveis. Foco no desempenho via paralelização de funções com alto consumo de processamento e diminuição dos custos finais do produto.